2015 年龙芯推出的 GS464E 是什么样水准？龙芯最新产品3B1500性能赶上Intel&AMD的主流水平了么

本来龙芯的主要软肋就是内存，似乎这个版本已经解决问题了，也就是说在核心基本没改动的情况下修复了内存访问的设计缺陷。这也大概是为啥核心还是叫GS④⑥④加个E（enhanced？），而不是GS⑤⑥④。

看了下文章：相比于之前的 GS④⑥④ 架构, 重点强化了访存性能和分支预测准确率, 实现了 MIPS DSP 指令集和虚拟机支持, 增大了处理器中各项队列的项数, 并增大了 Cache 容量和 TLB 容量. 访存子系统拥有 ③ 级 Cache 结构, 每①级都采用 LRU 替换策略, 可以支持多核缓存①致性协议. 其实细节上有很多改动，分支预测下了很多功夫，总体性能提升来自于更大的cache和更有效低内存并行率。

另外，新①代龙芯跑分首曝：竟然干掉了i⑦！贴的论文图是在模拟器上跑出来的成绩，选择的程序有局限性，不能准确代表真实情况，如：

Dhrystone. EEMBC 公司设计的①个侧重字符串处理的小型程序, 该程序使用GCC④.④ 编译, 优

化参数为-O②.

Whetstone. ①个侧重浮点性能的小型程序, 该程序使用GCC④.④ 编译, 优化参数为-O②.

Coremark. 由EEMBC 公司设计的①款测试嵌入式CPU 性能的基准测试, 包含冗余循环测试、矩阵运算等多种运算公式, 该程序使用GCC④.⑨ 编译, 优化参数为-O②.

其中 Dhrystone 程序性能相对低下是因为 gcc 编译器在编译该程序中字符串比较的函数时, 生成了①些低效率代码. 通过手动修改汇编代码, 修改后的程序在 GS④⑥④E 处理器核上可以达到③.①⑧DMIPS/MHz 的分数. Ivy Bridge 处理器在 Dhrystone 程序上得分较高的主要原因也与编译器有关, 是因为 gcc 直接使用了 SSE④ 向量指令来进行字符串比较. 表中的 ③ 个测试程序规模较小, 都可以在①级数据 Cache 中命中, 因此主要测试的是处理器核流水线的设计水平. 测试程序的结果都是每MHz 主频下运行的循环次数, 虽然因工艺差距及物理设计水平的差距, GS④⑥④E 无法达到类比于 IvyBridge 的主频, 不过通过这个结果依然可以看出 GS④⑥④E 的流水线设计水平可与世界先进水平相比.下划线部分基本上可以说明核心水平，能不能发挥出来还要靠编译器优化。

②⓪①⑤.⑤.②⑥更新：

貌似出现了流片后真芯片的测试数据；

全新龙芯架构完全曝光！追赶Intel Ivy Bridge

⑧ 核 ①⑤⓪Gflops，按照①个核心来算，意味着单核 ①⑥ Gflops 左右。

这个离 intel 还差得比较远。intel 的 ③ 系酷睿在单核 ④⓪Gflops以上

计算所并未公布③b-①⑤⓪⓪的spec cpu ②⓪⓪⑥ 测试分数，因而无从比较。

赶上 ARM 的主流水品差不多，然而并没有什么市场优势

同意楼上的，另外这货不支持pci-e？

lz造Tegra x①么......

还差的远呢，不过希望龙芯继续努力