一个CPU内核包含几个加法器？我有一颗闲置的处理器是AMD Athon X2

现代CPU每秒可执行上亿次加法运算.CPU集成的晶体管数量从几万增加到几⑩亿.看了各种CPU简略的架构图.只给标注了ALU.那么问题来了,这个ALU里面只有①个加法运算器？这每秒几⑩亿次加法运算都是①个电路完成的？这块加法电路用不了多少晶体管。大脑很难接受这个事实.问题只局限在纯粹的加法运算，ADD.地址转换计算,超标量,流水线的不要提了。PS:请带图；请带出处。

题主的加法器是什么含义？是执行加法操作，比如运算①次③②位定点加法的这种？还是简单的基础的加法器，比如CSA、CLA？不过我觉得应该是第①种。

下文我姑且当做是做加法操作的基本单元吧，比如③②位定点加法。

首先，现在的高端处理器内核都是超标量处理器，①般至少支持SMT④ · 甚至更多。比如IBM的POWER⑧（P⑧）最高可支持SMT⑧。所以P⑧至少有⑧个ALU。

其次，单个ALU中，不仅只有①个加法器（加法器，我就当做执行加法操作的逻辑，如果理解有误，请指正），而是有多个，超乎你的意料。

因为涉及到保密问题，我就从指令功能来讲吧。

首先明确③个概念：

①个CPU可以是单核，也可以是多核。

①个CPU内核，①发射也会有多个ALU，因为不同功能的指令需要不同的ALU，几发射就会至少有几个不同的ALU。

①个ALU中，执行①条指令功能，会需要多个乘法器或加法器。

真正在CPU中，都是用硬件实现的加减乘除。所以，许多计算都是采用加法实现的，比如乘法。所以，如果执行乘法指令，其实内部也是加法逻辑。

因为各家的指令集都是经过几⑩年的发展演化，所以从最初的几⑩条发展到现在的几百上千条，不要惊讶，RISC指令集也有上千条之多。

早起特征尺寸较大，芯片的集成度低，所以硬件资源少，指令的功能也简单，比如乘法操作，只针对两个数据进行乘法。

现在得益于工艺的进步，硬件资源的迅速增加，同样大小的面积，可以做更多逻辑，所以指令功能也更复杂，比如与多媒体应用相关的某些指令（SIMD，Vector类型的指令）需要同时执行⑧组定点乘法操作或④组浮点操作。此时，单是计算执行①条指令功能就需要至少⑧个乘法器（乘法器也是由许多加法器组成的）。如果是浮点指令，那还需要前导⓪预测LZA、指数移位相加等操作，这些内部都是加法器。这还不包括由于分支预测之类的其他功能而引入的加法器。

所以，总结①下，因为有CPU 内核有多发射、vector类型指令等概念，所以①个CPU中会有许多的加法器，终于具体有多少个，我也没数过，反正几⑩个是肯定有的（再次声明，我指的是加法逻辑，不是ALU）。而且，这些都还是在拼命重复利用加法器的基础上，才是这个数，不然更不知要多少了。